- 相關推薦
基于PCI總線的嵌入式實時DSP圖像采集系統
摘要：以交通十字路口實時DSP圖像采集系統為例，說明了基于PCI總線的DSP圖像采集系統的優點，并詳細闡明了系統的硬件結構和基于VxWorks操作平臺的軟件實現，最后介紹了系統實現的效果。本文從實時性和大容量兩方面介紹了在通用計算機上加入ＤＳＰ加速卡實現的圖像采集系統。利用ＤＳＰ芯片的高速處理特性完成大部分的圖像處理工作，上位機只完成輔助操作和存儲系統。這種方法發揮了ＤＳＰ的高速性能又具有相當大的靈活性，而且開發工具比較完善。
實時性要求足夠的傳輸速度，ＰＣＩ總線速度最高可達５２８ＭＢ／ｓ（６６ＭＨｚ、６４位）。這是其他總線無法比擬的速度，如ＩＳＡ總線速度只有５ＭＢ／ｓ。另外，系統中ＤＳＰ的可擴展存儲空間高達１ＧＢ。這完全可以滿足一般圖像處理系統的需要。
１ 基于ＰＣＩ總線的ＤＳＰ圖像采集系統
本系統主要用于路口違章車輛抓拍，包括闖紅燈抓拍、超速行駛抓拍等。通過攝像頭對車流進行監測，當有車輛在紅燈期間越過停止線或在限速地段超速行駛，系統拍下車輛的行為并把數據傳送到ＤＳＰ進行處理，然后經ＰＣＩ總線把處理后的數據上傳到上位機。當然這套系統也可用于其他的監控系統，如樓宇監控等，其硬件系統基本一致，只是軟件功能有所區別。
本系統采用ＴＩ公司Ｃ６０００系列ＤＳＰ中的ＴＭＳ３２０Ｃ６２１１作為系統的ＣＰＵ。圖像數據通過攝像機采集并輸出模擬圖像信號。這些信號經視頻解碼芯片轉換為數字信號；再經ＦＩＦＯ輸入ＤＳＰ進行圖像的增強、分割、特征提取和數據壓縮等；然后輸出信號經ＰＣＩ解碼芯片轉換為符合ＰＣＩ總線規范的標準信號，通過ＰＣＩ總線接口傳到上位機。系統的控制邏輯由ＥＰＬＤ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）控制器實現。系統結構圖如圖１。
（１）視頻解碼芯片
系統中采集的圖像信號采用Ｐｈｉｌｉｐｓ公司的ＳＡＡ７１１１Ａ完成Ａ／Ｄ轉換。ＳＡＡ７１１１Ａ允許四路模擬視頻輸入，具有兩個模擬處理通道，支持四路ＣＶＢＳ模擬信號或二路Ｙ／Ｃ模擬信號或二路ＣＶＢＳ信號和一路Ｙ／Ｃ信號。ＳＡＡ７１１１Ａ對攝像頭輸入的標準ＰＡＬ格式的模擬圖像信號進行Ａ／Ｄ轉換，然后輸出符合ＣＣＩＲ６０１格式的４：2：2的１６位ＹＵＶ數據到ＦＩＦＯ。其中亮度信號Ｙ為８位、色度信號Ｃｒ和Ｃｂ合為８位數據。ＦＩＦＯ采用ＩＤＴ公司的ＩＤＴ７２Ｖ２１５ＬＢ芯片，ＦＩＦＯ的深度為５１２×１８ｂｉｔ，支持ＳＴＡＮＤＡＲＤ（標準）和ＦＷＦＴ（Ｆｉｒｓｔ Ｗｏｒｄ Ｆａｌｌ－Ｔｈｒｏｕｇｈ，首字直接通過）兩種工作模式。按照ＣＣＩＲ６０１格式，ＹＵＶ圖像分辨率為７２０×５７６象素，當按行輸出時，ＳＡＡ７１１１Ａ輸出數據流大小為：７２０×１６＝１４４０ｂｉｔ。因為ＤＳＰ通過３２位的ＳＢＳＲＡＭ接口與ＦＩＦＯ通信，故ＹＵＶ數據寫入ＦＩＦＯ時需要在ＦＩＦＯ之間實現乒乓切換。這時一行７２０×１６ｂｉｔ的數據在兩片ＦＩＦＯ中存儲變為３６０×３２ｂｉｔ。兩片ＦＩＦＯ可以滿足上述要求。ＦＩＦＯ的初始化及時序由ＥＰＬＤ實現。
（２）ＤＳＰ圖像處理模塊
ＴＭＳ３２０Ｃ６２１１是ＴＩ公司發布的面向視頻處理領域的新款高速數字處理芯片，適用于移動通信基站、圖像監控、雷達系統等對速度要求高和高度智能化的應用領域。存儲空間分兩部分：運行過程的臨時數據存在Ｗｉｎｂｏｎｄ公司的兩片１２８Ｍｂｉｔ的Ｗ９８１２１６ＢＨ中；系統程序則固化在ＦＬＡＳＨ存儲器中，該存儲器選用ＡＭＤ公司生產的８Ｍｂｉｔ的ＡＭ２９ＬＶ８００Ｂ。Ｆｌａｓｈ存儲器具有在線重寫入功能。這對系統啟動程序的修改和升級都帶來了很大的方便。ＤＳＰ處理模塊結構如圖２所示。圖２中的ＨＰＩ（Ｈｏｓｔ Ｐｏｒｔ Ｉｎｔｅｒｆａｃｅ）為主機口；ＥＭＩＦ（Ｅｘｔｅｒｎａｌ Ｍｅｍｏｒｙ Ｉｎｔｅｒｆａｃｅ）為外部存儲器接口，兼容同步／異步傳輸方式。
ＴＭＳ３２０Ｃ６２１１ ＤＳＰ的高速性能主要體現在以下方面：①ＴＭＳ３２０Ｃ６２１１的存儲空間最大可擴展到１ＧＢ，完全可以滿足各種圖像處理系統所需的內存空間，而且其最高時鐘可達２００ＭＨｚ，峰值性能可達１６００ＭＩＰＳ（百萬條指令／秒）、２４００ＭＯＰＳ（百萬次操作／秒）。②并行處理結構。ＴＭＳ３２０Ｃ６２１１芯片內有８個并行處理單元，分為相同的兩組，并行結構大大提高芯片的性能。③芯片體系采用ＶｅｌｏｃｉＴＩ結構。ＶｅｌｏｃｉＴＩ是一種高性能的甚長指令字（ＶＬＩＷ）結構，單指令字字長為３２ｂｉｔ，８個指令組成一個指令包，總字長為２５６ｂｉｔ。即每秒鐘可以執行８條指令。ＶｅｌｏｃｉＴＩ結構大大提高了ＤＳＰ芯片的性能。④采用流水線操作實現高速度、高效率。ＴＭＳ３２０Ｃ６２１１只有在流水線充分發揮作用的情況下，才能達到最高的峰值性能。與其他系列ＤＳＰ相比，優勢在于簡化了流水線的控制以消除流水線互鎖，并增加流水線的深度來消除傳統流水線的取指、數據訪問和乘法操作上的瓶頸。
本系統ＤＳＰ主要完成從ＦＩＦＯ讀出數據的處理以及壓縮等。數據處理由自行編寫的算法實現，數據壓縮算法采用ＪＰＥＧ（Ｊｏｉｎｔ Ｐｈｏｔｏｇｒａｐｈｉｃ Ｅｘｐｅｒｔ Ｇｒｏｕｐ）標準。當攝像頭采集速度為每秒２５幀圖像時，它留給ＤＳＰ處理的時間最多為每幀４０ｍｓ。如果考慮系統有一定的延時以及處理后圖像的存儲時間，那么ＤＳＰ處理一幅圖像時間不能超過３０ｍｓ。按照Ｃ６２１１的處理速度，在３０ｍｓ內可以處理４８Ｍ（０．０３×１６００ＭＩＰＳ）條指令。ＤＳＰ讀出ＦＩＦＯ中的行數據并存入ＳＤＲＡＭ，一幀圖像有５７６行，在最后一行時會收到系統的幀中斷，這時ＳＤＲＡＭ中的圖像數據總共有１４４０×５７６＝８１０ＫＢ。讓Ｃ６２１１用３６Ｍ條指令周期的時間處理８１０ＫＢ的數據顯然綽綽有余。粗略的計算過程如下：
系統采用快速ＤＣＴ（離散余弦變換），每８×８矩陣需要１１次乘法、２９次加法
【基于PCI總線的嵌入式實時DSP圖像采集系統】相關文章：
基于PCI圖像卡的圖像實時處理系統開發03-07
基于PCI總線的雷達視頻采集方案03-19
基于USB總線的高速數據采集系統03-26
基于DSP的USB口數據采集分析系統03-18
基于Linux和S3C2410嵌入式圖像采集系統設計03-07
基于IIS總線的嵌入式音頻系統設計03-18