- 邁瑞筆試題目硬件研發(fā)工程師 推薦度：
- 相關(guān)推薦
硬件工程師筆試題目
筆試題一：
1)三極管的三個工作區(qū)域及條件(放大區(qū)、截止區(qū)、飽和區(qū))
2)PCB的3W原則和20H原則(3W是相鄰走線的中心間距大于3倍標(biāo)準(zhǔn)線寬，H指的是電源層與底層之間的介質(zhì)的厚度，把電源層的邊緣向內(nèi)所20H以上)
3)PCB相鄰層走線的方向(盡量相互垂直)
4)第三代移動通信技術(shù)3G的制式有哪幾種?(移動TD-SDCMA、聯(lián)通WCMDA、電信CDMA2000)
5)SDRAM和FLASH的區(qū)別?程序加載在哪里運行?為什么?(SDRAM——靜態(tài)同步RAM，F(xiàn)LASH——閃存。程序加載在SDRAM里，因為其讀寫速度快于FLASH)
6)摩爾狀態(tài)機和米勒狀態(tài)的區(qū)別?(Moore：輸出只與狀態(tài)有關(guān)，與輸入無關(guān);Melay：輸出與狀態(tài)和輸入都有關(guān))
7)“線與”問題。(“線與”就是將邏輯門的輸出直接并聯(lián)以實現(xiàn)邏輯與的功能。前提條件：邏輯門必須為OC/OD門)
8)鎖相環(huán)的結(jié)構(gòu)組成?
9)同步電路和異步電路的時鐘問題?
10)射頻電路中，射頻功率dbw的計算。(0dbw+0dbw = ?)
11)短路傳輸線的特征阻抗計算公式?
12)射頻測量的注意事項?影響天線發(fā)射效率的主要因素是啥?
13)If語句和switch語句的應(yīng)用與區(qū)別
14)PCM編碼的采樣頻率是多少?
15)基于理想運算放大器的反相比例放大電路的計算。
16)CMOS集成電路和TTL集成電路相關(guān)
17)51單片機的MOVX指令尋址空間?51單片機復(fù)位后，各寄存器SP、PSW等的值
18)元器件的熱性能參數(shù)
19)異步通信方式?握手、異步FIFO、雙口RAM
20)高頻電路中，史密斯圓圖的原點代表的阻抗是多少?加電容和電感，史密斯圓圖點旋轉(zhuǎn)方向?
21)TTL電平和CMOS電平的接口問題
22)直流發(fā)電機知識
23)空調(diào)的組成知識
24)CMOS集成電路輸入腳懸空問題
25)音頻功放電路的輸出端的濾波電容的大小估算?(低通濾波電容)
26)提高電路的工作頻率方法?(流水線技術(shù)?綜合時時序約束條件?最先到達(dá)的信號接近信號接收寄存器?)
筆試題二：
1)假設(shè)LED的導(dǎo)通電流為5mA，計算限流電阻的大小。(此題主要考察LED的正向?qū)▔航怠W姆定律。LED導(dǎo)通電壓降一般為1.5V到2.5V，因顏色不同而不同)
2)JTAG的各信號線是什么意義?(JTAG為聯(lián)合測試行動小組的英文簡稱，主要信號線為：TDI——測試數(shù)據(jù)輸入，TDO——測試數(shù)據(jù)輸出，TCK——測試時鐘，TMS——測試模式選擇，TRST——測試復(fù)位)
3)IIC總線協(xié)議。為什么總線需要上拉電阻?(SDA——串行數(shù)據(jù)線，SCL——串行時鐘線。為了避免總線信號的混亂，要求各設(shè)備連接到總線輸出端時，為OD或者OC輸出。上拉電阻作用為保持總線有正常的高電平輸出)
4)AD電路中，為什么采用磁珠濾波，而不是用電感?
5)按鍵的中斷是電平觸發(fā)還是邊沿觸發(fā)?兩者有什么區(qū)別?(電平出發(fā)，如果中斷處理時間短于電平的時間，則會發(fā)生多次觸發(fā)中斷)
6)按鍵消抖。(軟件延時消抖，硬件雙穩(wěn)態(tài)RS觸發(fā)器消抖，最經(jīng)濟的硬件消抖方式——RC電路濾波)
7)驅(qū)動蜂鳴器的三極管工作在哪個區(qū)?如果拿來作為反相器呢?(放大區(qū)，做反相器時工作在飽和區(qū)和截止區(qū))
8)PCB的兩條平行走線過長，會有什么后果?
9)四層PCB的層信號分布怎樣的?為什么這樣就EMC性能好?(信號層、地層、電源層、信號層)
【硬件工程師筆試題目】相關(guān)文章：
邁瑞筆試題目硬件研發(fā)工程師11-21
工藝工程師筆試題目09-21
中興09天津硬件筆試題目分享11-21
C++工程師筆試題目11-25
中興硬件筆試真題09-26
浪潮硬件技術(shù)類筆試11-21
華夏的筆試題目11-21
南航筆試題目06-23
銳捷硬件筆試經(jīng)驗分享11-21